LA 1 MODUL 2

                                                         [KEMBALI KE MENU SEBELUMNYA]



1. Jurnal
 
[Kembali]







2. Alat dan Bahan [Kembali]
  1. Panel DL 2203C  
  2. Panel DL 2203D  
  3. Panel DL 2203S 
  4. Jumper
3. Rangkaian Simulasi [Kembali]




4. Prinsip Kerja Rangkaian [Kembali]

Prinsip kerja JK flip-flop

JK flip-flop memiliki dua input utama, yaitu J dan K, serta input clock CLK. Output dari JK flip-flop ditentukan oleh kombinasi nilai input J, K, dan sinyal clock. Prinsip kerja JK flip-flop mirip dengan SR flip-flop, tetapi JK flip-flop mengatasi masalah kondisi tidak stabil pada SR flip-flop (ketika S = 1 dan R = 1).

Prinsip kerja J-K flip flop:

J = 0, K = 0 (Hold)

Jika J dan K keduanya bernilai 0, output Q tidak berubah meskipun clock aktif. Flip-flop akan mempertahankan kondisi sebelumnya (hold).

J = 0, K = 1 (Reset)

Jika J = 0 dan K = 1, pada tepi naik clock, output Q akan menjadi 0 (reset).

J = 1, K = 0 (Set)

Jika J = 1 dan K = 0, pada tepi naik clock, output Q akan menjadi 1 (set).

J = 1, K = 1 (Toggle)

Jika J = 1 dan K = 1, pada tepi naik clock, output Q akan berubah (toggle). Jika output Q sebelumnya adalah 0, maka akan berubah menjadi 1, dan sebaliknya.

Prinsip kerja D flip-flop

D Flip-flop merupakan salah satu jenis Flip-flop yang dibangun menggunakan RS Flip-flop. Perbedaannya dengan flip-flop RS terletak pada masukan R, pada flip-flop D masukan R terlebih dahulu diberi gerbang NOT. maka setiap input ke D FF ini akan memberikan state yang berbeda dengan input RS, dengan demikian hanya ada 2 status "SET" dan "RESET" S=0 dan R=1 atau S=1 dan R=0, jadi bisa Selesai. Berikut adalah gambar simbol dan data sheet D Flip – flop.

5. Video Rangkaian [Kembali]



6. Analisa 
[Kembali]
KONDISI 1
Pada kondisi 1, B0=0, B1=1, sementara B2, B3, B4, B5, dan B6 don't care. Pada kondisi ini, yang paling berpengaruh adalah S dan R yang bersifat active low, dimana pada kondisi ini yang aktif adalah R sehingga Q'=1 dan Q=0.

KONDISI 2
Pada kondisi 2, B0=1, B1=0, sementara B2, B3, B4, B5, dan B6 don't care. Pada kondisi ini, yang paling berpengaruh adalah S dan R yang bersifat active low, dimana pada kondisi ini yang aktif adalah S sehingga Q=1 dan Q'=0.
 
 KONDISI 3
Pada kondisi 3, B0=0, B1=0, sementara B2, B3, B4, B5, dan B6 don't care. Pada kondisi ini, yang paling berpengaruh adalah S dan R yang bersifat active low, dimana pada kondisi ini keduanya aktif, sehingga Q dan Q' berlogika 1. Kondisi ini merupakan kondisi terlarang sebab Q dan Q' yang seharusnya berlogika berlawanan memiliki logika yang sama.
 
KONDISI 4
Pada kondisi 4, B0=1, B1=1, B2=0, B3=CLK, B4=0, B5=0, dan B6=1. Pada kondisi ini, S dan R tidak aktif, sehingga output dipengaruhi oleh J, K, dan CLK. Output dari kondisi ini pada J-K flip-flop adalah Q=0 dan Q'=1. Output Q dan Q' tidak berlogika sama karena J-K flip-flop tidak memiliki kondisi terlarang. Sementara itu, output pada D flip-flop dipengaruhi oleh D dan CLK. Output pada D flip-flop adalah Q=0 dan Q'=1.

KONDISI 5
Pada kondisi 5, B0=1, B1=1, B2=0, B3=CLK, B4=1, B5=1, dan B6=0. Pada kondisi ini, S dan R tidak aktif, sehingga output dipengaruhi oleh J, K, dan CLK. Output dari kondisi ini pada J-K flip-flop adalah Q=0 dan Q'=1. Pada D flip-flop, CLK-nya tidak aktif, sehingga outputnya Q=1 dan Q'=0.

KONDISI 6
Pada kondisi 6, B0=1, B1=1, B2=1, B3=CLK, B4=0, B5=don't care, dan B6=0. Pada rangkaian J-K flip-flop di kondisi ini, S, R, dan K tidak aktif, sementara J aktif, sehingga outputnya Q=1 dan Q'=0. Sementara, pada rangkaian D flip-flop, CLK-nya tidak aktif, sehingga outputnya tetap.

KONDISI 7
Pada kondisi 7, B0=1, B1=1, B2=1, B3=CLK, B4=1, sementara B5 dan B6 diabaikan. Pada kondisi ini, S dan R tidak aktif, sementara J dan K mengakibatkan Q=0 dan Q'=1. Sementara, pada rangkaian D flip-flpo output berubah-ubah atau disebut dengan kondisi toggle.

7. Link Download [Kembali]
Video Simulasi klik disini
Datasheet Switch klik disini
Datasheet IC 7474 klik disini
Datasheet IC 74LS112 klik disini

Komentar

Postingan populer dari blog ini

ELEKTRONIKA

SISTEM DIGITAL